This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特托庁(JP)

(n)公開特許公報 (a)

(11)特許出願公開番号

特開平8-125066

((1)公開日 平成8年(1996) 5月17日

(\$1) Int. Ct. *

異別記号 庁内楚理委号

F I

技術表示箇所

HOIL 23/12 23/28

A 6921-4E

HOIL 23/12

春室請求 未請求 請求項の数4 FD (全7頁)

(21)出版6号

特闘平6-284536

(22)出顧日

平成6年(1994)10月26日

(71)出願人 000002897

大日本印朗株式会社

夏京都新宿区市谷加賀町一丁目1番1号

(72) 発明者 八木 裕

東京都新宿区市谷加賀町一丁目1番1号

大日本印刷株式会社内。

(72)発明者 森田 道彦

東京都新宿区市谷加賀町一丁目1番1号

大日本印刷铁式会社内


(74)代理人 并理士 小西 淳美


(54) 【発明の名称】樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法

(57) {荽約}

【目的】 更なる樹脂對止型半導体装置の高集積化、高 **鼠能化が求められている中、半導体装置パッケージサイ** ズにおけるチップの占有率を上げ、半導体装置の小型化 に対応させ、同時に従来のTSOP等の小型パッケージ に困難であった更なる多ピン化を実現した世段針止型半 - 英体装置を提供する。

【誤成】 半導体票子の減予側の面に、半導体素子の鏡 テと電気的に結構するための内部端子部と、半導体素子 の境子側の面へ直交して外部へと向く外部回路への技統 のための外部領子部と、前記内部編子部と外部端子部と を運結する接続リード部とを一体とした複数のリード部 とも、絶縁接着材度を介して、固着して設けており、且 つ、回路基板等への実装のための半田からなる外部電極 を前記複数の各リードの外部第子部に連結させ、少なく とも前記半田からなる外部電極の一部は樹腹部より外部 に貸出させて及けている。





【特許請求の範囲】

【請求項1】 半導体素子の端子側の面に、半導体素子 の端子と電気的に結構するための内部端子部と、半導体 ま子の端子 側の面へ直交して外部へと向く外部回路への 接現のための外部端子部と、前記内部端子部と外部端子 部とを連結する接続リード部とを一体としたリード部を 複数個、絶縁接着材層を介して、固着して設けており、 且つ、回路基板等への実装のための半田からなる外部電 極を前記複数の各リードの外部端子部に連結させ、少な くとも前記半田からなる外部電極の一部は樹脂部より外 10 外部端子部面に半田からなる外部電極を作型する工程. 部に森出させて設けていることを特面とする財糧封止型 半導体装置。

請求項1において、半選休素子の端子は 【請求項2】 半導体素子の菜子面の一対の辺の路中心部線上にそって 配置されており、リード郎は複数の選子を挟むように対 向し前記一対の辺に沿い設けられていることを特度とす る樹脂封止型半導体装置。

【請求項3】 半選体素子の菓子と電気的に結構するた めの内部端子部と、外部回路と接続するための外部端子 部と、前記内邸選予部と外部端予邸とを連結する技院リ 20 ード邸とを一体とし、 該外部端子部を、接続リード部を 介して、リードフレーム面から直交する一方向側に突出 きせ、対向し先端部同士で運結節を介して接続する一対 7内部端子部を複数設けており、且つ、各外部端子部の 小倒で、接続リード邸と連結し、一体として全体を保持 『る外枠部を設けていることを特徴とするリードフレー

【請求項4】 半導体素子の箱子側の面に、半導体素子) 端子と電気的に結線するための内部端子部と、半導体 子の岩子側の面へ直交して外部へと向く外部回路への 30 現のための外部端子部と、前記内部端子部と外部端子 とを運結する接続リード邸とを一体とした複数のリー 邸とを、珀禄接着材度を介して、固着して設けてお . 且つ、回路基板等への実装のための半田からなる外 竜岳を前記複数の各リードの外部端子部に連結させ、 なくとも前記半田からなる外部電極の一郎は樹脂部よ 外部に姦出させて設けている樹埠封止型半導体装置の き方法であって、少なくとも、(A)エッチングDDIエ て、半海体素子の帽子と電気的に結構するための内部 产師と、外部回路と接続するための外部線子邸と、前 40 7.邱楽子邸と外部24子部とを連結する接続リード部と - 体とし、旅外部端子部を、接続リード部を介して、 - ドフレーム面から直交する一方向釟に突出させ、対 , 先端部岡士で連絡部を介して接続する一対の内部端 『を複数設けでおり、且つ、各外邸資子邸の外側で、 !リード部と連結し、一体として全体を保持する外枠 ·蚊けているリードフレームを作製する工程。(B) :リードフレームの外部端子部側でない面(裏面)に :村を設け、打ち抜き金型により、対向する内部電子

けられた始峰材とを打ち抜き、リードフレームの打ち抜 かれた部分が半週は素子の菓子部にくろようにして、煎 記憶着材を介して、リードフレーム全体を半点は素子へ 搭載する工程。 (C) リードフレームの外段部を含む不 要の部分を打ちなき企型により切断除去する工程。

(D) 半導体素子の電子部と、切断されて、半導体素子 へ搭載された内部第子部の先端部とをワイヤポンディン グした後に、樹脂により外部増予部面のみを外部に戯出 ュサナ令体を封止する工程。(E)前記外部に成出した とを含むことを特徴とする樹脂封止型半導体装置の製造 方た.

(発明の詳細な説明)

(0001)

【産業上の利用分針】本発明は、半導体素子を搭載する 樹脂封止型の半導体装置(プラスチックバッケージ)に 関し、特に、実装密度を向上させ、且つ、多ピン化に対 応できる半導体装置とその製造方法に関する。 [0002]

【従来の技術】近年、半導体装置は、高島積化、小型化 技術の進歩と電子接替の高性能化と軽薄短小化の傾向 (時度) から、LSIのASICに代表されるように、 ますます高集技化、高速能化になってきている。これに 伴い、リードフレームを用いた対止型の半導体装置プラ スチックパッケージにおいても、その開発のトレンド が、SOJ (Small OutlineJ-Lead ed Package) †QFP (Quad Flat P.a.c.k.a.g.e.) のような表面実装型のパッケージを 経て、TSOP (Tin Small Outline Package)の開発による薄型化を主軸としたパ ッケージの小型化へ、さらにはパッケージ内部の 3 次元 化によるチップ収納効率向上を目的としたLOC(Le ad On Chip)の構造へと進展してきた。しか し、樹脂封止型半導体装置パッケージには、高美積化、 高機能化とともに、更に一層の多ピン化、荷型化、小型 化が求めらており、上記従来のパッケージにおいてもチ ップ外周部分のリードの引き回しがあるため、パッケー ジの小型化に限界が見えてきた。また、TSOP等の小 型パッケージにおいては、リードの引き回し、ピンピッ チから多ピン化に対しても競界が見えてきた。 (00031

【兒明が解決しようとする課題】上記のように、更なる 樹脂封止型半導体装置の高泉線化、高機能化が求められ ており、樹脂封止型半導体装置パッケージの一層の多ピ ン化、母型化、小型化が求められている。本発明は、こ のような状況のもと、半導体装置パッケージサイズにお けるチップの占有率を上げ、半導体装置の小型化に対応 させ、回路基版への実装面積を低減できる、即ち、回路 基板への実装密度を向上させることができる樹脂封止型 士を接続する連絡部と該連絡部に対応する位置に設 50 半退休装置を提供しようとするものである。また、同時

に従来のTSOP等の小型パッケージに困難であった更 なる多ピン化を実現しようとするものである。 [0004]

【課題を解決するための手段】本発明の削配封止型半導 体装置は、半導体素子の電子側の面に、半導体素子の電 于と電気的に結論するための内部端子部と、半導体素子 の親子側の面へ直交して外部へと向く外部回路への接続 のための外部線子部と、前記内部端子部と外部線子部と を運結する接続リード部とを一体とした複数のリード部 つ. 回路基板等への実装のための半田からなる外部電極 を前記複数の各リードの外部端子部に連結させ、少なく とも前記半田からなる外部電極の一部は樹脂部より外部 に貸出させて設けていることを特徴とするものである。 尚、上記において、内部菓子郎と外部菓子郎とを一体と した複数のリード郎の配列を半導体素子の烙子側面上に 二次元的に配列し、外部電磁部を半出ポールにて形成す ることによりBCA(Ball Grid Arra y) タイプの 樹脂 対止型半導体装置とすることもでき **5**.

【0005】そして、上記において、半導体素子の帽子 は半導体素子の超子節の一対の辺の結中心部線上にそっ て配慮されており、リード部は複数の編子を挟むように 対向し前記一対の辺に沿い設けられていることを特徴と するものである。また、本発明のリードフレームは、樹 お針止型半導体装置用のリードフレームであって、半導 体素子の端子と電気的に結構するための内部線子部と、 外部回路と接続するための外部資子部と、前紀内部端子 邸と外部場下部とを連結する技練リード部とを一体と し、絞れ邸嫡子部を、接続リード邸を介して、リードフ 30 レーム面から直交する一方向側に突出させ、対向し先導 85.同士で連結邸を介して技統する一対の内部媒子邸を復 数 段けており、且つ。各外部端子部の外側で、接続リー ド部と連結し、一体として全体を保持する外枠部を設け ていることを特徴とするものである。尚、上記リードフ レームにおいて、内部端子部と外部領子部とそれを連結 する接続リード部とを一体とした組みを複数リードフレ ーム面に二次元的に配列するして形成することによりB CA(Ball Grid Array)タイプの樹脂 針止型半導体装置用のリードフレームとすることもでき 40

【0006】本見頃の謝紹封止型半導体装置の製造方法 は、半導体素子の健子側の面に、半導体素子の健子と電 気的に結構するための内部増予部と、半導体素子の領子 鮮の山へ直交して外部へと向く外部回路への接続のため の外部は子部と、前記内部類子部と外部線子部とを連結 する技成リード部とを一体とした複数のリード部とを、 絶縁抜君材磨を介して、闘君して改けており、且つ、凶 路岳 仮守への実装のための半田からなる外部電優を前記 度数の各リードの外部接干部に連結させ、心力でおおめ ca

紀半田からなる外部電極の一部は樹稲部より外部に貸出 させて設けている樹脂封止型半導体装置の製造方法であ って、少なくとも、(A)エッチング加工にて、半導体 素子の菓子と電気的に結構するための内部菓子部と、外 哪回路と接続するための外部潤子部と、 前紀内部端子部 と外部匈子部とを運結する技統リード部とを一体とし、 設外部森子邸を、接続リード邸を介して、リードフレー ム面から運交する一方向側に突出させ、対向し先端部間 とを、絶縁接着材層を介して、固着して設けており、且 10 けており、且つ、各外部紹子部の外側で、接続リード部 士で連結部を介して接続する一封の内部祭子部を夜散設 と連結し、一体として全体を保持する外枠間を設けてい るリードフレームを作籃する工程。(B) 粒花リードフ レームの外部選子部側でない面(裏面)に絶径材を設 け、打ち抜き金型により、対向する内部業子部同士を接 統する連結部と故連結部に対応する位度に設けられた絶 年前 こを打ち抜き、リードフレームの打ち抜かれた部分 が半導体素子の端子部にくるようにして、前記接着材を 介して、リードフレーム全体を半導体素子へ搭載するエ 程、(C) リードフレームの外枠部を含む不要の部分を 打ち抜き金型により切断除去する工程、(D)半導体業 子の歳子部と、切断されて、半導体素子へ搭載された内 85架子部の先端部とをワイヤボンデイングした後に、 餅 煌により外部罐子部面のみそ外部にほ出させて全体を針 止する工程。 (E) 前記外部に貫出した外部線子部面に 半田からなる外部電極を作製する工程、とを含むことを 特徴とするものである。

[0007]

【作用】本兒朝の樹脂封止型半導体装置は、上記のよう な構成にすることにより、半導体装置パッケージサイズ におけるチップの占有率を上げ、半導体装置の小型化に 対応できるものとしている。即ち、半導体装置の回路基 仮への実装面積を低減し、回路基板への実装密度の向上 を可能としている。詳しくは、内部媒子部、外部媒子部 とを一体とした複数のリード郎を半導体業子面に絶縁接 ~ 4 ~ 4 と介して固定し、前記外部端子部に半田からなる 外部電極部を運結させていることより、装置の小型化を 選成している。 そして、上記半田からなる外部電極部 を、半導体素子面に貼平庁な面で二次元的に配列するこ 。 とにより、半導体装置の多ピン化を可能としている。半 田からなる外部電極部を半田ポールとし、二次元的には 外部電極部を配列した場合にはBGAタイプとなり、半 選体袋屋の多ピン化にも対応できる。また、上記におい 📙 て、半導体素子の幾子が半導体素子の調子面の一針の辺 の時中心部級上にそって記憶され、リード部は複数の媒 子を挟むように対向し前記=対の辺に沿い及けられてお り、簡単な構造とし、量度性に適した構造としている。 本兄男のリードフレームは、上記のような構成にするこ とにより、上記制度針止型半導体装置の製造を可能とす ろものであるが、通常のリードフレームと同様のエッチ · ****** .. _ .

5

とができる。本見明の樹閣封止型半導体装置の製造方法 は、上記リードフレームを用いて、リードフレームの外 部第子部側でない面(裏面)に絶反材を設け、打ち抜き 金型により、対向する内部端子部同士を接続する連絡部 と該連結邸に対応する位置に設けられた地縁材とを打ち 抜き、 リードフレームの打ち抜かれた部分が半導体素子 の端子部にくるようにして、前記接着材を介して、リー ドフレーム全体を半導体素子へ搭載し、リードフレーム の外枠部を含む不要の部分を打ち抜き金型により切断除 みそ多数半導体袋置上に搭載した、玄兒朝の、半導体袋 屋の小型化が可能な、且つ、多ピン化が可能な樹眉封止 型半導体装置の作製を可能としている。

(0008)

16

【実施例】 本発明の樹脂封止型半導体装置の実施例を以 下、図にそって説明する。図!(a)は本実施例制設封 止型半導体装置の断面数は図であり、図1(b)は契部 の斜視図である。図1中、100は樹脂財止型半導体装 屋、 1 0 1 は半尾体条子、 1 0 2 はリード部、 1 0 2 A は内部以子部、1028は外部減子部、102Cは接続 20 る。図2は実施例リードフレームの平面図を示すもの リード部、101Aは粽子那(パッド器)、103は7 イヤ、104は絶縁接着材、105は樹脂部、106は 半田(ベースト)からなる外部電極である。本実施例樹 脂封止型半導体装置は、後述するリードフレームを用い たもので、内部竣子部102A、外部端子部102Bを 一体としたL字型のリード部102を多数半導体素子1 0 1上に絶縁接着材104を介して搭載し、且つ、外部 婦子部102B先に半田からなる外部電極を制履部10 5 より外部へ突出させて設けた、パッケージ面積が略半 導体装置の面積に相当する樹脂対止型半導体装置であ り、回路基板へ搭載される際には、半田(ベースト)を 俗解、固化して、外部端子部102日が外部回路と電気 的に接続される。本実施例期間封止型半導体装置は、図 1(b)に示すように、半導体素子101の雑子部(パ ッド部)101Aは半導体素子の中心線しはさみ対向し て2回づつ、中心疎しに沿って配置されており、リード 31102も、内部減子部102Aが前記簿子部(パッド 31) に沿った位置に半導体表子101の面の外側に中心 頃を挟み対向するように配置されている。外部収予部1 02日は内部竣子部102Aから接続リード部102C (0 ドフレーム素材300の両面に感光性のレジスト301 **ら介して離れて位置し、ほぼ半導体素子の劇画までに遠** った位置で半導体素子面に宜交する方向に、接続リード 102CがL字に曲がり、外部鏡子部102Bはその先 まに位置し、 半導体素子の面に平行な面方向で一次元的 : 紀列をしている。即ち、中心練しを挟み2列の外部翼 - 部102日の配列を設けている。そして、各外部線子 3に運結させ、半田(ペースト)からなる外部電艦10 - を樹煌郎105より外部に兵出させて設けている。

1. 絶縁接着材 1 0 4 としては、1 0 0 u m 厚のポリイ

社製) を用いたが、他には、シリコン変成ポリイミド! TA1715 (住友ペークライト株式会社) や熱硬化型 接着剤HG5200(巴川製紙株式会社株製)等がが単 げられる。上記実施例では、半田ペーストからなる外部 ■低であるが、この部分は半田ポールに代えても良い。 尚、本実施例樹脂封止型半導体装置は、上記のように、 パッケージ面積が略半導体装置の面積に相当する。 面積 的に小型化されたパッケージであるが、厚み方向につい ても、結1、0mm厚以下にすることができ、層型も同 去することにより、内部端子と外部端子を一体とした組 10 時に達成できるものである。本実範例においては外部電 医節を、半導体素子の電子郎(パッド部)に沿い2列に 配列したが、 半導体素子の第子の位置を二次元的に配置 し、内部溶干部と外部線干部との一体となった組みを復 数、半導体素子の鍵子面側に二次元的に配列して搭載す ることにより、半導体素子の、一層の多ピン化に十分対 応できる。

【0009】 次いで、本発明のリードフレームの実筋例 を単げ、図にもとづいて説明する。本実施例リードフレ ームは、上記実施卵半導体签属に用いられたものであ

で、図2中、200はリードフレーム、201は内部端 子部、202は外部竣子部、203は接続リード部、2 0.4は連結部、2.0.5は外枠部である。リードフレーム は42合金(Ni42%のFe合金)からなり、リード フレームの厚さは、内部弩子部のある薄肉部で0.05 mm、外部類子部のある厚肉部で0.2mmである。内 部端子部の対向する先端部開士を連結する連結部205 も薄肉(0.05mm厚)に形成されており、後述する 半導体装置を作製する級の打ち抜き金型にて打ち抜きし 30 易い構造となっている。本実稿例では外部端子部202 は九状であるが、これに限定はされない。また、リード フレーム素材として42合金を用いたがこれに限定され ない。解系合金でも良い。

【0010】次に、上記実籍のリードフレームの製造方 法を図を用いて簡単に説明する。図4は本実施例リード フレームを製造した工程を示したものである。先ず、4 2 合金 (N i 4 2 %のFe合金) からなる、厚さり、 2 mmのリードフレーム素材300を準備し、板の前面を 脱版等を行い良く洗浄処理した(図3(a)) 法、リー を生布し、乾燥した。(図3(b))。

次いで、リードフレーム素材300の両面から所定のパ ターン版を用いてレジストの所定の部分のみに尊光を行 った後、見像処理し、レジストパターン301Aを形成 した。 (図3 (c))

尚レジストとてしは東京応化株式会社製のネガ型底状レ ジスト (PMERレジスト) も使用した。次いで、レジ ストパターン301Aモ耐腐盆住壌として、57°С、 4.8 ポーメの塩化第二鉄木は紋にて、リードフレーム素 ド系の熱可塑性接着剤HM122C(日立化症株式会 SO 材300の両面からスプレイエッチングして、外形形状

の平面図が図2に示されるリードフレームを作髪した (図3 (d)). 図2 (b) のは. 図2のAl-A2に おける断面図である。この後、レジストを対隔した後、 洗浄処理を結した後、 所定の箇所(内部解子部分を含む 領域)のみに金メッキ処理を行った。(図3(e)) 尚、上記リードフレームの製造工程においては、図2 (b) に示すように、厚肉部と腐肉部を形成するため、 外部≒下形成面側からのエッチング(熔壁)を多く行 い、反対面側からは少なめにエッチング(魔蝕)を行っ た。また、金メッキに代え、俄メッキやパラジウムメッ IO 最の半田が得られれば良い。 キでも良い。上記のリードフレームの製造方法は、1ケ の半導体装置を作裂するために必要なリードフレーム! ケの製造方法であるが、通常は生産性の面から、リード フレーム森材をエッチング加工する線、図2にボすリー ドフレームを複数値面付けした状態で作製し、上記の工 程を行う。この場合は、図2に示す外枠部205の一部 に連結する枠88(図示していない)をリードフレームの 外側に設けて面付け状態とする。

【0011】次に、上記のようにして作製されたリード フレームを用いた、本発明の樹脂封止型半導体装置の製 20 型半導体装置の提供を可能としたものである。 造方法の実施例を図にそって説明する。図4は、本実施 刑削 症封止型半導体装置の製造工程を示すものである. 図3に示すようにして作製されたリードフレーム400 の外部端子部402形成面(表面)と対向する裏面に、 ポリイミド系熱硬化型の絶縁接着材(テープ) 401 (日立化成株式会社製、HM122C) を、400° C . 6 Kg / m' で 1 . 0 秒熱圧着して貼りつけた(図 1(a))。この伏態の平面図を図5に示す。この後打 ち抜き金型405A、405Bにて(図4(b))、対 向する内部為子部の先端部を連結する連結部403と、 30 その部分の絶縁接着材(テープ)401とを打ち抜い た。 (図1 (c))

次いで、外枠打ち抜きおよび圧着用金型406A、40 6 B を用い、外枠部404を含む不复の部分を切り離す (図4(d)) と四時に、絶縁復君材404を介して半 導体素子407上にリード部408の熱圧着を行った。 (24 (e))

尚、この囚4(d)に示す、接続リードと連結してリー ドフレーム全体を支えている外枠部204を含む不要の 部分を切り難しは、出版封止した後に行っても良い。こ (の場合には、適常の単層リードフレームを用いたQFP パッケージ等のようにダムパー(図示していない)を設 けると良い。リード8410を半導体素子411へ搭載 した後、ワイヤー414により、半導体素子の電子(パ ッド)411Aとリード邸410の内部端子410Aと を理気的に結構した。 (図4 (f))

そのほ、所定の金型を用い、エポキシ系の樹脂415で リード郎410の外部端子郎410Bのみを貸出させ て、全体を封止した。 (図4 (g))

ここでは、専用の企型(図示していない)を用いたが

所定の面(外部端子部)を残し樹脂封止できれば、心子 しも急型は必要としない。次いで、賃出されている外部 解子部410B上に半田ペーストをスクリーン印刷によ り煙布し、半田(ペースト)からなる外部電極416を 作裂し、本発明の樹脂封入止型半導体装置を作製した。 (Ø4 (h))

尚、半田からなる外部電極416の作製は、スクリーン 印刷に限定されるものではなく、リフローまたはポッテ イング等でも、回路基版と半導体装置との接続に必要な

[0012]

【発明の効果】本発朝は、上記のように、更なる謝眉針 止型半導体装置の高集積化、高機能化が求められる状況 のもと、半導体装置パッケージサイズにおけるチップの 占有事を上げ、半導体装置の小型化に対応させ、回路基 板への実装面積を低減できる。即ち、回路基板への実装 **密皮を向上させることができる返体袋屋の提供を可能と** したものであり、同時に従来のTSOP毎の小型パッケ ージに困難であった更なる多ピン化を実現した謝程対止

(図面の簡単な説明)

【図1】 実施例の樹脂封入型半導体装置の概略断面図及 び要郎氏は図

【図2】 実施例のリードフレームの平面図

【図3】 実筋例のリードフレームの製造工程図

【図4】実施例の樹脂封止型半導体装置の製造工程図

【図 5】 実施例のリードフレームに絶景接着材を貼りつ けた状態の平面図


【符号の説明】

3014

(117 5) (124 99)	
30 100	出限對止型半導体装置
1 0 1	半導体素子
101A	端子郎 (パッド部)
102	リード部
1 0 2 A	内部等于部
1 0 2 B	外部端子部
1 0 2 C	技統リード部
1 0 3	ワイヤ
1 0 4	拍战接着材
105	" 辩 紹 懿
40 106	半田(ペースト)からなる外部
₹ 種	
200	リードプレーム
2 0 1	内部椅子部
2 0 2	外部幾乎部
203	接続リード部
204	連結郎
2 0 5	外份部
300	リードフレーム素材
301	レジスト

. .. -

		(6)	
	9	· • /	特開平8-125065
303A .	内部第子部		0.1
3038	外部電子部	405A.405B	打ち抜き金型
304	速移配	406A.406B	外枠打ち抜きおよび圧者用金型
3 0 5	金メッキ部	4 1 0	リード部
3 0 6	外於 81	4 1 0 A	内部沒干部
400	リードフレーム	4 1 0 B	外部填子部
4 0 1	絶縁接着材(テープ)	4 1 0 C	接続リード部
4 0 2	外部对子部	4 1 1	半導体素子
4 0 3	连结郎	4 1 1 A	クイヤー
	-	415 .	開場
	· .		- 10
	(221)		(2 2)
(a) #	可体来于 [0 0 myrain =		.01,
項子型 (パッド科)	1 A i " " " " " " " " " " " " " " " " " "	(a)	200
(No FII)	1		リードフレーム
104		AI -	O ←At
102	The same		7.0.1
		204	C PARTE
108-10	### 6 % 6 % 6 % 6 % 6 % 6 % 6 % 6 % 6 %	温和料	20g 外房 晚子前
105	107	0	205
HIRE 244			外种组
	102	0	0
		L	
(b) 10	2A 10:	0	0
1028	C A CONTROL OF THE PLANT		
\ _ /	a de la companya de l	O	
_A_0			
		0	0 /
	101	<u></u>	7
104		(b) Z04 ZQ	1 202
	1 0 2	٠ حياليك	$\searrow \downarrow \downarrow$
		TAB	内部 203



.

Japanese Patent Laid-Open Publication No. Heisei 8-125066

[TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame

5 Used Therein, and Fabrication Method for the Resin
Encapsulated Semiconductor Device

[CLAIMS]

15

- A resin encapsulated semiconductor device
 comprising:
 - a semiconductor chip;
 - a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating
 adhesive interposed between the semiconductor chip and the
 leads, each of the leads including integral portions, that
 is, an inner terminal portion adapted to be electrically
 connected to an associated one of terminals of the
 semiconductor chip, an outer terminal portion extending
 outwardly in a direction orthogonal to the terminal-end
 surface of the semiconductor chip and adapted to be
 connected to an external circuit, and a connecting lead
 portion adapted to connect the inner and outer terminal
 portions to each other; and
- outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of

solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate.

2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.

3. A lead frame comprising:

15

20

portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;

each of the outer terminal portions of the leads 25 being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

5

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame.

15
4. A method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit,

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

5

10

15

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

[DESCRIPTION OF THE PRICE ART] 10

5

15

20

Recently, semiconductor devices have been developed have a higher integration degree and a performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. For instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surfacemounting packages such as SOJs (Small Outlined-Leaded Packages) or QFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin 25 . Small Outline Packages) or to LOC (Lead On Chip) structures

adapted to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal threedimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In the above mentioned conventional packages, however, there limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

15

20

25 ·

10

5

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

10 [MEANS FOR SOLVING THE SUBJECT MATTERS]

5

15

20

25

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate. The above semiconductor device can be embodied into a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

The above semiconductor device is also characterized in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

p.3 4

5

10

15

20

25

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the leads being externally exposed from a resin outer encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal 'portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

5

10

15

20

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

10

15

20

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

[FUNCTIONS]

5

10

15

20

25

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surface of the semiconductor chip. Where the outer electrodes made of solder are formed in the form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device, the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. Thus, the semiconductor device has a simple structure suitable in regard to productivity. frame of the present invention makes it possible to fabricate the above mentioned resin encapsulated semiconductor device by virtue of there above mentioned configuration thereof. However, this lead frame can be fabricated using a half etching method during an etching process as used for conventional lead frames. The method for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

5

17)

15

20

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions. Thus, a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other are mounted on a semiconductor chip. Accordingly, the present invention makes it possible to achieve a miniaturization semiconductor devices. In accordance with the present invention, it is also possible to fabricate a resin encapsulated semiconductor device having an increased number of pins.

20

25

5

10

15

[EMBODIMENTS]

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings. Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulated semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and 5 1B. the reference numeral 100 denotes the resin encapsulated semiconductor device, 101 a semiconductor chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resin encapsulate, 106 outer electrodes made of solder 10 (paste), respectively. The resin encapsulated semiconductor device according to this embodiment fabricated using a lead frame which will be described hereinafter. In this resin encapsulated semiconductor device, a plurality of L-shaped leads 102, each of which 15 has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. The outer 20 electrode 106 is outwardly protruded from a encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this 25 . semiconductor device is mounted on a circuit board, the

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts (pads) 101A provided at the semiconductor chip 101 are arranged in pairs along a center line L the semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 102A of the lead. Between the inner and outer terminal portions 102A and 102B, a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead The outer terminal portions 102B of the portion 102C. leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip That is, the outer terminal portions 102B are 101. arranged in two lines at opposite sides of the center line As mentioned above, one outer electrode 106 made of solder is connected to the outer terminal portion 102B of

5

10

15

20

each lead and outwardly exposed from the resin encapsulate 105.

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100 µm (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

5

10

15

20

25

As mentioned above, the resin encapsulated semiconductor device according to the illustrated embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the

semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

5

10

15

20

25

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions, and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copper-based alloy may be used.

5

10

15

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films

301 on both surfaces of the lead frame blank 300 were
exposed to light at their desired portions. A developing
process was then conducted to the light-exposed photoresist
films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase 25 resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

was used. Using the resist patterns 301A as anti-etch films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. The resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

In the fabrication process of the lead frame, the 15 etching process was conducted with a large etch depth at one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. place of the gold plating, silver or palladium plating may 20 be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor In terms of productivity, however, the etching device. process is conducted for lead frame units 25 corresponding to the single lead frame shown in Fig. 2. To

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to connect a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above, the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an embodiment of the present invention will described. Fig. 4 illustrates the method fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 °C and 6 $\rm Kg/m^2$ for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

5

10

15

20

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to associated one of terminals (pads) 411A of semiconductor chip 411 (Fig. 4f).

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 4g).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

[EFFECTS OF THE INVENTION]

5

10

15

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possible to reduce the area of the semiconductor device on a circuit board in order to cope with a compactness of the semiconductor device. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.